module 13: 奇偶校验

1. 奇偶校验

- 一个输入序列是8位([7:0])其中七位是数据位[6:0]，一位是奇校验位[7]，设计一个检测模块，其输入为result(result为0代表奇偶校验正确，result为1代表奇偶校验错误)

2. 奇偶校验原理

- 以偶校验位来说，如果一组给定数据位中1的个数是奇数，补一个bit为1，使得总的1的个数是偶数。例: 0000001，补一个bit为1，00000011。
- 以奇校验位来说，如果给定一组数据位中1的个数是奇数，补一个bit为0，使得总的1的个数是奇数。例: 0000001，补一个bit为0，00000010。

3. RTL

```
module parity_check #(
   parameter int DATA_WIDTH = 4,
)(
   input logic [DATA_WIDTH-1:0] data_in,
   output logic parity_out
);

   parity_out = ^data_in;

endmodule
```